“POP”噪聲是指音頻器件在上電、斷電瞬間以及上電穩定後，各種操作帶來的瞬态沖擊所産生的爆破聲。本文将讨論幾種常用的解決方法及其工作原理，這些方法針對具體的集成電路具有各自特點，應用時需要根據實際情況綜合考慮。

圖1：單端模式與橋式模式輸出電路示意圖。

本文提到的音頻系統是指音頻半導體器件，包括音頻數模轉換器、模數轉換器、音頻放大器等的應用系統。産生“POP”噪聲的瞬态沖擊通常是一種很窄的尖脈沖，用傅立葉分析展開後，其頻譜分量很豐富，且在頻域内的能量分布相對平均。本文下面讨論的幾種“POP”噪聲解決方法的目的，就是要降低20Hz~20kHz範圍内的諧波分量。對絕大多數人而言，如果信号的峰峰值電壓小於10mV，就已經聽不見瞭。

橋式(BTL)輸出與單端(SE)輸出

圖2：橋式模式與單端模式輸出的“POP”噪聲。

橋式結構輸出相對單端模式輸出而言有很多優點，比如橋式模式可在相同的電源電壓Vdd條件下，輸出較高的電壓V_OBTL＝2*V_OSE，在相同的負載條件下輸出更大的功率。圖1爲這兩種輸出電路的示意圖。

需要指出的是，橋式模式能有效抑制共模噪聲。輸出功率相同時，橋式模式的噪聲明顯小於(yú)單端模式的噪聲(如圖2所示，藍色通道接負載兩端，綠色通道接電源Vdd)。這是因爲相同的沖擊會同時出現在橋式輸出結構的“＋”、“－”兩端，並(bìng)通過負載後相互抵消，不對揚聲器做功，因而不會發出“POP”聲。這種結構對於(yú)上電、掉電噪聲以及操作噪聲都有很好的抑制作用。

圖3：橋式結構的兩種電路形式。

常見的橋式結構有兩種，它們對抑制“POP”聲的能力有細微差别。圖3左邊的電路是兩個放大單元並聯連接，同一個輸入信号分别進入兩個放大單元AMP1、AMP2的“＋”、“－”輸入端，而且使它們的放大倍數保持相同、相位保持相反(相差180度)。在這裏，AMP1單元網絡的增益GAIN_UP＝-R9/R8＝-2，AMP2單元網絡的增益GAIN_DOWN＝1＋R11/R12＝2。單個電阻的精度誤差通常爲±30%，但在同一個芯片内，這種偏差朝同一個方向，如果設計恰當，電阻比值的精度可以保證在±1%以内。AMP1、AMP2的DC參數也同樣朝同一個方向偏差，所以在“＋”、“－”輸出端可以很好地抵消共模信号。

圖4：OCL輸出結構。

圖3右邊的電路則採用級聯形式，前一級的輸出信号進入下一級的“－”輸入端，AMP4單元網絡的增益GAIN_BACK＝-R14/R13＝-1。事實上，AMP3的輸出經過AMP4反向後會有一定的延時，在“＋”、“－”輸出端並不能完全抵消。AMP3的失調電壓等支流誤差信号會在AMP4中複制，並與AMP4的失調電壓一起送到“＋”端，而無法與“－”端完全抵消。因此這種結構抑制“POP”聲的效果略差一些，通常用在小功率器件中。

除此之外，還有一種結構也能有效抑制共模噪聲，那就是無輸出耦合電容(OCL)結構(見圖4)。該結構與橋式結構非常類似，在輸出端将直流共模電壓抵消掉，隻有交流信号對負載作功。與橋式結構一樣，OCL結構由於(yú)省去瞭(le)耦合電容，可給音頻系統帶來另外一個好處，即系統的頻率響應可以延伸到很低的範圍，後面将對此作詳細介紹。

增大V_BIAS的濾波電容

圖5：單端模式電路的“POP”噪聲與Vbias電壓的仿真波形。

音頻集成電路通常都有一個管腳叫做Vbias，或者Vref、Vmid、Vsvr、bypass等，它是内部直流基準電壓，若要内部電路能工作，這個偏置電壓必須建立起來。實際應用時，該管腳通常外接一個旁路電解電容到地，該電容起濾除噪聲的作用。對於使用正電壓的單電源系統來說，當系統工作穩定時，基準電壓值約等於Vdd/2。增大這個電容的容值能抑制“POP”噪聲。當芯片上電或從待機狀态切換到工作狀态時，直流偏置電壓開始建立，從0逐漸升高，並(bìng)對Vbias濾波電容充電。經過一定時間後，電壓上升到Vdd/2，此時芯片就可以工作瞭(le)，輸出的音頻信号基於這個直流電壓上下擺動。同樣，當芯片掉電或進入待機狀态時，濾波電容放電，偏置電壓開始下降，從Vdd/2下降到0。實驗證明，芯片上電、掉電時的“POP”聲就是由偏置電壓的瞬間跳變引起的。

圖5是仿真結果，紅線代表Vbias電壓，藍線代表單端模式的負載端輸出(在耦合電容之後，如圖1的左邊(biān)電路，Co＝220uF，RL＝16Ω）。如果Vbias跳變得緩慢，“POP”沖擊就會減小(如圖6所示)，此時的沖擊脈沖變寬，幅度有所下降，“POP”聲也變小瞭(le)。使Vbias的上升、下降過程變緩，就可增加基準電壓的跳變延時。假定濾波電容的充放電電流是個常數，可把這個過程簡化成一階RC模型，根據公式(1)，可計算出電壓從0上升到Vbias/2，或者從Vbias/2下降到0所需的時間。

t_dalay＝0.69*R*C (1)

圖6：Vbias跳變變緩後，“POP”噪聲的仿真波形。

因此，增大Vbias的濾波電(diàn)容可以減緩直流基準電(diàn)壓的上升、下降速度，起到減少“POP”噪聲的作用。圖7是增大電(diàn)容後，基準電(diàn)壓跳變(biàn)變(biàn)緩的效果，其中紅線代表電(diàn)源電(diàn)壓Vdd，藍線代表Vbias電(diàn)壓(假設Vdd＝5.0V，Vbias＝2.5V)。

有些音頻芯片集成瞭(le)一個固定的延時電路單元，上電後需要經過一段固定延時，Vbias才開始緩慢上升到穩定狀态，此時從低電壓到高電壓的上升延時時間爲tpLH。當芯片掉電時，集成電路的實現方式使其很難再延時一段時間才開始下降，但是仍可以增大從高電壓到低電壓的下降延時時間tpHL，以達到更好的抑制效果，此時隻需使放電時的等效電阻大於(yú)充電時的等效電阻即可。圖8顯示瞭(le)MAX9890 的Vbias變化時序。

圖7：耦合電容不同時的“POP”沖擊波形。

tpLH＝0.69*R_charge*C_BIAS (2)

tpHL＝0.69*R_discharge*C_BIAS (3)

需要注意的是，濾波電容過大會使芯片的建立時間變(biàn)長，使人感覺聲音“久久”沒有輸出。另外，電容過大還會使音頻系統的重要指标??總諧波失真＋噪聲(THD＋N)變(biàn)差。這裏不解釋詳細原因，取值時請參考相應的數據手冊並(bìng)進行折衷選擇。

減小輸出端的耦合電容

對於(yú)單端的輸出結構，在單電源系統中通常需要接一個電容(如圖1所示)。這個電容的作用是：(1)隔斷直流基準電壓Vbias。如果沒有隔直，直流電壓會直接流過後面的揚聲器線圈，使紙盆平衡位置偏向一端，若Vbias過大還可能損壞線圈。(2)耦合交流音頻信号。它與揚聲器負載構成瞭(le)一階高通濾波器(HPF)，根據公式(4)，電容的大小與低頻處的截止頻率fc有關。

fc＝1/(2π*RL*Co) (4)

圖8：MAX9890的Vbias變化時序。

電(diàn)容Co越大，截止頻率fc則越低，這意味著(zhe)更低的頻率也可耦合到負載上去(見圖9)。

減小Co的容值可使“POP”沖擊的幅度變小、脈沖寬度變窄。由於(yú)“POP”沖擊的頻譜能量大都在高頻，減小Co的容值同樣可以減少可聞噪聲。圖10顯示瞭(le)電容Co分别爲10uF、47uF、100uF、220uF時的“POP”沖擊情況。可以看出，當Co減小到一定值後，再減小該值，噪聲抑制效果提高得很少。但根據公式(4)，減少電容值可明顯提高截止頻率fc(如圖9所示)，因此設計工程師必須權衡，作出一個折衷選擇。

當然，有的芯片具有低音增強特性，可在外部反饋回路中通過增加一個零點的方法，來使低頻部分的增益大於(yú)通帶(dài)内的增益。比如對於(yú)LM4838器件來說，調整電容Cbs的大小就可以調整增益拐點在頻率上的位置(見圖11)。

用恰當的操作來抑制“POP”噪聲

圖9：不同耦合電容下的頻率響應特性(RL＝16Ω)。

在音頻功率放大器芯片上常常有MUTE、STB(Standby)管腳。當MUTE信号有效時，芯片内部将輸入端短接到地，其它電路保持正常工作；而當STB信号有效時，則關斷音頻電路靜态時最耗電的Vbias偏置電路。對採用CMOS工藝的音頻電路而言，關斷Vbias偏置電路後的靜态電流主要是MOS管的亞阈值電流，即MOS管的漏電流(微安級)，管子的阈值電壓越小，此電流值越大。由以上讨論可知，若單獨使用STB，由於(yú)Vbias的瞬變，難免會引起“POP”噪聲。如果将這兩個管腳按一定順序正確(què)使用，則可有效地抑制開關機噪聲(見圖12)。芯片上電時，先使MUTE、STB有效，待電源穩定後，先釋放STB，再釋放MUTE。掉電操作時，在準備掉電之前先使MUTE有效，然後再使STB有效，直到Vdd變爲0。這是因爲通常由MUTE操作引起的“POP” 噪聲要小於(yú)STB操作引起的“POP” 噪聲。

圖10：耦合電容不同時的“POP”沖擊波形。

圖12容易使人産生這樣一個誤解：STB的操作全被MUTE的作用所覆蓋，是否不需要STB也可以抑制噪聲呢？答案是肯定的，無論STB是什麽狀态，若隻使用MUTE且按照圖12的順序執行，的確可以抑制“POP”聲。但需要注意的是，芯片在上電過程中(從0到Vdd)，電源隻需要達到某個小於(yú)Vdd的電壓值，Vbias就會從0跳變到Vdd/2。此時電源還未穩定，Vdd會通過輸出驅動管對負載産生一個無法預測的随機沖擊噪聲。如果此時Vbias還未建立(仍爲0V)，則該随機沖擊噪聲的影響很小，至少採用圖12的操作可以抑制電源瞬變沖擊引起的“POP”噪聲。等電源穩定後，Vbias帶來的沖擊也隻是由從0到Vdd/2(而不是從0到Vdd)的電源跳變引起的。但實際的情況比較複雜，有些芯片的輸入端的直流基準與輸出端的直流基準是兩個獨立的電壓，當STB有效時，輸出端的Vbias並(bìng)不跳變；還有些芯片在MUTE有效時是将輸出端短接到地。即使MUTE爲有效狀态，也隻是将輸入端接地，輸出端的Vbias沖擊仍然會通過耦合電容Co傳遞到負載。無論情況怎樣，從抑制噪聲的角度考慮，設計工程師總是希望輸出端的Vbias變化緩慢，最好是保持不變且始終爲0V。

使用外部的靜音(MUTE)電路

圖11：LM4838 低音增強特性，(a)典型的應用原理圖；(b)不同Cbs值的頻率響應。

從以上讨論可知，芯片上電、掉電時出現的“POP”噪聲是比較難解決的。事實上也的確(què)如此，沒有Vdd可能意味著(zhe)整個系統同時失去電源，MCU不能工作，I/O狀态失去控制，也無法完成圖12所示的操作。但是，仍有一些方法可以解決這個難題，例如使用外部的靜音電路，此時上面提到的“減小‘POP’聲，就是要避免直流瞬變”的思路仍然可用。因此這個靜音電路應該具有如下功能：(1)上電時，在Vdd開始上升之前，輸出一個穩定的有效信号(假設爲高電平)來驅動MUTE和STB管腳；(2)掉電時，在Vdd開始下降之前，輸出一個穩定的有效信号(假設爲高電平)來驅動MUTE和STB管腳。

圖13所示的電路基本可以滿足以上兩個要求。當+12V上電時，電荷通過D1到達Q1的e極，也通過R1、R2到達Q1的b極。由於電荷需要對C2充電，所以Q1的b極在上電剛開始的一段時間t_rise内比e極低一個阈值電壓，此時Q1導通，在c極輸出一段時間的高電平信号MUTE_OUT1。圖14爲外部靜音電路的仿真結果。

圖12：上電、掉電時MUTE與STB的正確時序。

當+12V突然掉電時，C2通過D2迅速放電，此時D2正向導通，将R1短路並形成放電回路。因爲C2容值小，儲存電荷少，所以放電時間常數t_tailrise。C1儲存的電荷不能通過D1釋放，所以Q1的e、b極又出現瞭壓差，使Q1導通並再次輸出高電平。一旦電源穩定後，Q1的b極電壓略高於e極，則Q1截止，MUTE_OUT1處於高阻狀态。

實際的應用系統一般會有多組電源同時存在，由於(yú)電壓不同、負載的輕重不同以及所並(bìng)聯的去耦電容不同，每組電源的上升、下降時間會有差異。這種現實的差異正是圖13電路的工作前提：将上電、掉電時間短的電源放到+12V處，将上升相對較慢的電源作爲音頻Vdd。這一點需要特别強調。

下面介紹圖13電路的參數優化方法。圖15顯示瞭外部靜音電路中A、B、C三點的電壓變化情況。在上電、掉電回路有一個公用的器件C2，C2的取值要合适，目的是實現t_tailrise。可以通過加大充電回路中的電阻R1並減小放電回路中二極管D2的正向電阻，來加大這兩個時間的大小差别。二極管是半導體器件，其正向電阻是非線性的，阻值與流過的正向電流有關。

圖13：外部的靜音電路。

R_FOR＝Φ_r/(I_FOR＋I_S) (5)

其中，Φ_r＝kT/q＝26mV@T＝300K，它是一個與溫度有關的電壓常數；I_S爲飽和電流，是一個與結面積有關的常數。從公式(5)可看出，正向電阻随正向電流的增大而減小。這裏使用系統中較高的電壓+12V作爲靜音電路的電源，是爲瞭增加二極管D1的放電電流。在C2充電的過程中，有兩個電流對其充電，其中一個電流來自+12V並經過R1，其上升時間(從10%到90%）爲：

t_rise＝2.2*R_charge*C (6)

将R1、C2帶入公式(6)計算出上升時間爲10.34秒。但實際上的上升時間並(bìng)沒有這麽長，其原因是還有另一個來自Q1的b極的充電電流。Q1導通時，B點的電壓等於A點電壓減去發射結壓降，大約爲10.6V，集電結也正偏，管子處於飽和狀态，因此Q1的b極流出的電流通過R2對C2充電，加速瞭(le)C點電壓的上升。

圖14：外部靜音電路的仿真波形。

+12V電壓穩定後，Q1的e、b電壓差減小，管子逐漸截止，MUTE_OUT1輸出爲高阻狀态，集電極開路。當系統突然掉電時，C點電壓突然下降到0.7V(D2的壓降)，e、b端又出現瞭(le)壓差，導緻Q1導通，c極輸出有用的高電平信号。這時C1中儲存的電荷隻能通過Q1、R2、D2釋放，爲瞭(le)延長這個放電過程，可以适當增加R2的阻值，但阻值過大會使b極電流減小，使管子的驅動能力變(biàn)差。

在系統正常工作時，MUTE信号的開關可以使用MCU I/O端口作爲普通的邏輯信号。爲增強驅動能力，該端口的信号常常經過PNP晶體管反相後輸出MUTE_OUT2(見圖16)，這樣當MUTE0爲低時，反相後的高電平MUTE_OUT2來自兩個電阻的分壓，即R5與Q2的e、c極飽(bǎo)和電阻Rbe，由於(yú)Rbe<

圖15：靜音電路中A，B，C各點的電壓變化。

另外，來自MCU的MUTE0爲低電平有效，在MCU上電、掉電的過程中，I/O的電平是未知的。如果用工具進行仿真，該端口在複位完成之前是一個不確(què)定狀态(邏輯值爲“X”)。事實上，在實際的電路裏並(bìng)沒有“X”值，而隻有“1”和“0”。幸運的是，在筆者使用過的一些51系列MCU中，在這一段所謂的‘失控’時間裏，I/O端口始終輸出一個穩定的“L”電平。

MUTE_OUT2與上述的MUTE_OUT1形成“或”的邏輯關系，共同作用於(yú)MUTE管腳。對於(yú)輸出功率不大的音頻放大器，還常常用一個NPN晶體管在輸出端與地之間形成一個開關，當估計可能出現“POP”噪聲時，将此開關閉(bì)合，而當需要輸出時，将此開關斷開(如圖17所示)。

圖17：兩個(gè)MUTE形成“與”的邏輯關(guān)系。

圖16：使用MCU I/O端口作爲第二個MUTE信号。

這裏隻強調一點：要減小Q3閉合時的c、e間的電阻，就要從b極輸入更多的電流，使其飽(bǎo)和深度加大，而且還要選擇合适的R7阻值。由於(yú)Q3的c極是接在耦合電容之後，左右通道輸出(OUT_L/OUT_R)可以爲負值，所以爲在正常工作時保證Q3可靠地截止，R6的另一端可以考慮接到更低的負電平上，同時使用較大的阻值以免影響Q3的飽(bǎo)和效果。如果輸出功率很大，可考慮用物理隔離的繼電器代替Q3。

雖然以上提到瞭(le)5種解決“POP”噪聲的方法，但它們並(bìng)不是孤立的。對於實際應用中碰到的問題，要找到産生”POP”聲的主要原因，另外還要綜合考慮，選擇最有針對性的、最經濟的解決方法。

作者：王玉

圖17：兩個(gè)MUTE形成“與”的邏輯關(guān)系。