數字放大器的最大優勢之一就是具有設計複用數字數據通路的靈活性。由於(yú)信号在經由揚聲器再現原音之前一直處於(yú)數字域，因而在信号路由方面有很大靈活性。此外，這種靈活性還應用於(yú)實時或生産線中的填料選擇或固件改變(biàn)。單端工作(single-ended operation)是數字放大器的一種常規工作方式。本文将讨論單端設計基本原理以及相關的工程權衡。
數字放大器一般具有兩級架構，即在脈寬調制(PWM)處理器後接一個功率級(power stage)，如圖1所示。邏輯級PWM處理器接收的音頻數據通常是IIS格式的。它執行音頻處理並(bìng)将脈沖碼調制(PCM)數據轉換爲PWM數據。通過IIC總線控制PWM處理器，執行音量變(biàn)化、音調控制或均衡等其它音頻處理功能。許多PWM處理器還有另一個關鍵特性，即改變(biàn)信号路由的能力(甚至可實時進行)。這種能力使設計人員可以靈活實現PCB布線，或使用戶有能力将内容發送至不同揚聲器。功率級接收3.3V PWM信号，然後将其轉換爲更高電壓，並(bìng)通過MOSFET H橋及二階LC濾波器送至揚聲器。
包含MOSFET H橋的功率級如圖1所示。在這裏，MOSFET用作開關将+V電壓以正/負兩個極向接到揚聲器。對於(yú)将揚聲器接在兩個MOSFET半橋間的大多數立體聲功率級而言，橋接負載(BTL)是常規架構。單(dān)端是指每個MOSFET半橋驅動一個揚聲器。SE模式的聲道數比BTL模式多一倍，但對給定的輸出負載來說，每聲道功率降低約25%。在SE模式，當PWM信号爲“高”時，+V 電壓正向加至揚聲器；當PWM信号爲“低”時，揚聲器接地。
單端數字放大器的工作原理如圖2所示，與線性音頻放大器的單端工作相比沒有太大差别。其主要區别在於(yú)，重構的濾波器(二階LC濾波器)從PWM信号中濾出高頻成分，保留基帶音頻信号。由於(yú)揚聲器阻抗具有較大的電感成分，這相當於(yú)使一個高DC電壓經過一個電感，並(bìng)使電流以線性方式增加到一個很大的值，因而可能對揚聲器造成損壞。
圖1：具有H橋功率級的數字放大器數據通路。
圖2：帶DC阻斷電容架構的單端數字放大器。
爲此，可将一個大電容(DC阻斷電容)放置在放大器和揚聲器之間以濾除DC成分。不過該電容同時也會對較低音頻成分造成衰減，並生成一個大約1/(2Rsp C)的3dB點，其中Rsp是揚聲器的阻抗。爲使更高的頻帶通過揚聲器，可採用大電容器，但是這要以成本和PCB面積作爲代價。
在先前讨論的單端架構中，音頻信号以地爲參考點。換言之，揚聲器的一端接地。實現DC阻斷的另一種方式是採用分割電容(split-cap )架構，其中音頻信号以PVDD/2爲參考點，見圖3。從AC的角度看，當 Csm = Cb/2時，圖2和圖3沒有區别。如果插入電容，Cs的等效串聯電阻(ESR)是Cb的兩倍，而音頻和熱性能沒有變化。
圖3：帶分割電容架構的單端數字放大器。
與阻斷電容架構相比，分割模式架構的最大優點是增加瞭(le)電源紋波抑制比(PSRR)。圖4顯示的是TI的TAS5086/5142評估模塊(EVM)實際測(cè)量的PSRR。在該EVM中，TAS5142的功率級是單端架構。
圖4：TAS5086/5142 EVM的單端PSRR性能。
SE分割模式架構需要解決另兩個設計問題。如先前提到的，重構濾波器後面的音頻信号有值爲PVDD/2的DC成分。若Cs是理想的，則(Cs和Cb)都将被充電至PVDD/2，且沒有DC成分通過揚聲器。但是由於(yú)兩個電容都不理想且都有容差，所以DC電壓不會等於(yú)PVDD/2。因此，當音頻信号最初被加至揚聲器時，将有DC電壓流經揚聲器，所以在上電時會聽到噼啪的噪聲。由於(yú)分割電容以時間常數爲RC的固定時長充電，所以會産(chǎn)生另一個相關問題。隻要MOSFET不在分割電容完成充完之前切換，就不會引發這些問題。但實際上這樣做很困難，因而會産(chǎn)生長的噼啪噪音。
有一種方案可解決上述兩個問題，即能将電壓快速充至PVDD/2的半橋功率級，例如TAS5186A。該方案具有50%的占空比，DC電壓輸出是PVDD/2，且分割電容可被快速、準確(què)地充電。另一個快速充電分割電容的方法是利用運放。在沒有專用半橋時，採(cǎi)用運放是一種行之有效的辦法。
在實際應用中，單(dān)端放大器音頻性能指标(包括開機噪音、信噪比、PSRR和THD+N等)都相當(dāng)理想，隻比BTL的音頻性能稍顯遜色。 |
