随著(zhe)技術的發展和對性能考慮，模拟電(diàn)路慢慢被推到一個鏈路的兩端，在信号鏈中将出現更多的數字接口。這樣既能避免模拟電(diàn)路的走線對性能的影響又能節省電(diàn)路。下圖2給出瞭(le)一個(gè)完整數字音頻接口的例子。
圖1. 傳統的音頻信号鏈路
圖2. 數字音頻信号鏈路
數字音頻信号的常見(jiàn)傳(chuán)輸标準，如I2S、PCM (Pulse Code Modulation) 和PDM (Pulse DensityModulation)，主要用於(yú)同一塊電路闆上芯片之間音頻信号的傳(chuán)輸；Intel HDA (Intel High DefinitionAudio) 用於PC的Audio子系統（聲卡）應用； S/PDIF和Ethernet AVB主要應用於(yú)闆間長距離及需要電纜連接的場(chǎng)合。
這次主要先介紹I2S數字音頻接口。
I2S全稱Inter-IC Sound, Integrated Interchip Sound，或簡寫I2S，是飛利浦在1986年定義的數字音頻傳輸标準，用於(yú)數字音頻數據傳輸。除瞭(le)都是由飛利浦定義外，I2S和I2C沒有任何關系。
I2S是比較簡單(dān)的數字接口協議，沒有地址或設備(bèi)選擇機制。在I2S總線上，隻能同時存在一個主設備和發送設備。主設備可以是發送設備，也可以是接收設備，或是協調發送設備和接收設備的其它控制設備。在I2S系統中，提供時鍾（SCK和WS）的設備爲主設備。圖3是常見的I2S系統框圖。
圖3 I2S系統通信配置框圖
I2S包括兩個聲道（Left/Right）的數據，在主設備(bèi)發(fā)出聲道選擇/字選擇（WS）控制下進行左右聲道數據切換(huàn)。通過(guò)增加I2S接口的數目或其它I2S設備可以實現多聲道（Multi-Channels）應用。
在I2S傳(chuán)輸協議中，數據(jù)信号、時鍾信号以及控制信号是分開傳(chuán)輸的。I2S協議隻定義三根信号線：時鍾信号SCK、數據信号SD和左右聲道選擇信号WS。
SCK是模塊内的同步信号，從模式時由外部提供，主模式時由模塊内部自己産生。不同廠家的芯片型号，時鍾信号叫法可能不同，也可能稱BCLK/Bit Clock或SCL/Serial Clock
SD是串行數據，在I2S中以二進制補碼的形式在數據線上傳輸。在WS變化後的第一個SCK脈沖，先傳輸最高位（MSB, Most Significant Bit）。先傳送MSB是因爲發送設備(bèi)和接收設備(bèi)的字長(zhǎng)可能不同，當系統字長(zhǎng)比數據發送端字長(zhǎng)長(zhǎng)的時候，數據傳輸就會出現截斷的現象/Truncated，即如果數據接收端接收的數據位比它規(guī)定的字長(zhǎng)長(zhǎng)的話，那麽規(guī)定字長(zhǎng)最低位（LSB: Least Significant Bit）以後的所有位将會被忽略。如果接收的字長(zhǎng)比它規(guī)定的字長(zhǎng)短，那麽空餘出來的位将會以0填補(bǔ)。通過這種方式可以使音頻信号的最高有效位得到傳(chuán)輸，從而保證最好的聽覺效果。
√ 根據(jù)輸(shū)入或輸(shū)出特性，不同芯片上的SD也可能稱SDATA、SDIN、SDOUT、DACDAT、ADCDAT等；
√ 數據發送既可以同步於SCK的上升沿，也可以是下降沿，但接收設(shè)備(bèi)在SCK的上升沿採(cǎi)樣，發(fā)送數據時序需考慮
WS是聲道選擇信号，表明數據發(fā)送端所選擇的聲道。當(dāng)：
√ WS＝0，表示選擇左聲道
√ WS＝1，表示選擇右聲道
WS也稱幀時鍾，即LRCLK/Left RightClock。WS頻率等於聲音的採樣率。WS既可以在SCK的上升沿，也可以在SCK的下降沿變化。從設備在SCK的上升沿採樣WS信号。數據信号MSB在WS改變後的第二個時鍾（SCK）上升沿有效（即延遲一個SCK），這樣可以讓從設備(bèi)有足夠的時間以存儲當前接收的數據，並(bìng)準備(bèi)好接收下一組數據。
|
