作者：James R. Staley，高級(jí)産(chǎn)品應用工程經理

摘要

同步轉換器的工作原理是交替切換控制開關和同步開關器件（通常是FET）的通斷狀态。這種操作的時序非常重要。如果關斷一個開關與接通另一個開關之間的延遲時間過長，效率就會受到影響。如果延遲時間不夠長，當大量電流流過這對開關時，就可能發生所謂的“直通”現象。這會顯著降低效率，並(bìng)可能損壞元器件。本文是關於智能GaN降壓控制器設計的兩篇文章中的第一篇，讨論瞭(le)所涉及的動态特性及其正確測量方法。

引言

在電源轉換領域引入氮化镓(GaN)等寬帶隙FET器件，能夠實現更高的能量密度、更快的開關速度和更低的損耗，這主要得益於這類器件顯著降低的栅極電容(Cg)。然而，GaN FET的VGS限制非常嚴格，且其不具備體二極管。因此，如果爲瞭避免栅極振鈴而降低栅極擺率，則在較長死區時間下，反向導通損耗會大幅增加。此外，GaN FET同樣容易遭受直通效應的有害影響。因此，爲瞭充分利用這類器件，必須優化死區時間。來看一下圖1所示的典型應用。這是一種15 V至36 VIN、12 V/15 A降壓轉換器，採用LTC7891。這款器件專門設計用於驅動GaN器件。我們将以此應用電路爲例，探讨如何準確測量死區時間和過沖，同時優化栅極電阻。

圖1.800 kHz、15 V到36 VIN、12 V降壓型穩壓器提供高達(dá)15 A的輸(shū)出

關於開關操作的考慮因素

這款降壓轉換器具有智能近零死區時間，其開關網絡由驅動控制開關Q1頂部栅極(TG)和同步開關Q2底部栅極(BG)的控制器組成。頂部栅極通過單(dān)獨的上拉/下拉電阻（TGUP、TGDN）驅動，底部栅極通過單(dān)獨的上拉/下拉電阻（BGUP、BGDN）驅動。每個開關周期中的開關電流利用輸出濾波器網絡L1和COUT進行平均，産(chǎn)生一個穩定輸出電壓。

理想轉換器的開關沒有能量損耗，其通斷會瞬時完成且完全同步。然而，雖然GaN FET因其低電容而能夠比其他技術更快地導通和關斷，但在控制器指令開關導通與開關達到完全導通狀态之間仍存在延遲。開關的關斷也是如此。由於這種延遲，開關存在轉換損耗，構成瞭(le)開關操作總損耗中不可忽略的重要部分。這些損耗會轉化爲開關熱量，從而影響效率，並(bìng)最終對FET的運行施加熱限制。如何有效應對這些由非理想開關施加的限制呢？

如果兩個開關同時完全導通（哪怕持續時間非常短暫），低RDS(ON)将造成VIN與GND之間短路，最終将導緻開關徹底失效。如果兩個開關均處於(yú)部分導通狀态，高漏電流将導緻瞬時高溫，此現象會緻使開關承受熱應力，進而縮短其使用壽命。這種情況就是所謂的“直通”（圖2）。在初始切換階段，大約有8 ns的死區時間，開關電流首先以正常di/dt速率達到輸入電流水平，随後随著(zhe)電感充電而逐漸上升。下一轉換階段具有對稱的上升沿和下降沿，兩個晶體管可以同時處於(yú)部分導通狀态，導緻漏極電流出現明顯的尖峰，但仍低於(yú)I(DS)MAX。最後的轉換階段允許導通時間重疊2 ns，漏極電流尖峰遠超FET額定漏極電流。

圖2.死區時間(jiān)不足導(dǎo)緻的直通

爲瞭避免這種情況，控制器關斷一個開關後，應延遲另一個開關的導通，此延遲時間被稱爲死區時間。隻有設定的死區時間足夠長，使器件有足夠時間完成完全導通和完全關斷狀态的轉換，才能防止直通現象（圖2）。但是，如果此時間過長會發生什麽？MOSFET具有寄生二極管，它會在FET仍處於關斷狀态的同時，箝位開關節點並(bìng)防止反向擊穿。FET完全導通所需的時間越長，這種暫态VF × IDS功率損耗對效率的影響就越大。隻有當FET完全導通後，才能用低得多的IDS2 × RDS(ON)損耗替代（通常爲0.8 V到1.0 V的）VF × IDS功率損耗。GaN FET則沒有這種體二極管結構。在反向電壓下，GaN FET會箝位在高得多的電位，橫向晶體管結構的典型箝位電壓爲2 V。這意味著(zhe)，即使是适中的死區時間，也會造成過高的功率損耗，因此GaN FET控制器需要盡可能減少死區時間。爲瞭解決這一問題，基於MOSFET的設計通常在同步開關的MOSFET兩端並(bìng)聯一個肖特基二極管，以降低死區期間的正向壓降。然而，在GaN所适用的高頻開關應用中，二極管的結電容會迅速成爲損耗的主要來源。與這些考慮因素相關的利弊權衡如表1所示。

表1.48 V至12 V、500 kHz FSW、20 ns死區(qū)時間(jiān)下的損耗

表2.DTC模式配置

基於GaN的設計現在似乎陷入瞭兩難境地。死區時間設定過短，可能導緻直通故障，使開關器件瞬間損毀；而死區時間設定過長，則可能引發過熱，導緻器件因焊點失效而從電路闆脫落。如何在高效轉換與充足安全裕度之間取得适當的平衡？解決這一難題的最簡單方法，或許是選用具備智能近零死區時間或芯片級自适應死區特性的轉換器。LTC7890和LTC7891降壓控制器分别是雙通道/單通道降壓設計，專門用於驅動GaN FET，具有引腳可選的智能近零死區時間、自适應死區時間和精密電阻可調死區時間控制選項。這種架構能夠巧妙地測量實際VGS和VSW電平，從而智能地控制時序，確保驅動任何器件時都能實現精確性和安全性。其核心在於通過快速調整來精準控制死區時間。與傳統的開環栅極驅動不同，它會實時調整死區時間，確保開關的導通和關斷完全按照控制器的指令發生，而非受栅極信号、寄生栅極電阻和電容所左右。這樣不僅能有效降低反向導通損耗，還能充分利用GaN固有的近零反向恢複損耗特性。關於這些工作模式的完整指南，請參見表2。用戶隻需驗證設定的模式和時序是否正確實現。不過，驗證過程本身也存在一些挑戰，設計人員必須首先解決這些挑戰。

測量和布局考慮因素

要準確測量死區時間和過沖波形，必須高度重視探測技術及其實施。相對於MOSFET，GaN FET具有非常嚴格的VGS限制，其典型值爲5 V，而ABSMAX爲+6 V到-4 V。強栅極驅動結合寄生電抗元件會導緻振鈴，即便短暫的電壓偏移也可能損壞GaN器件。與MOSFET相比，GaN栅極對驅動引腳展現出更低的電容，這一特性使GaN在高頻應用中更有優勢。然而，探頭本身會引入寄生電抗元件，可能會使波形失真，導緻測量結果無法準確反映栅極在未被探測時的真實表現。用手握住探頭並(bìng)使用最少的輔助設備，是一種存在較大風險的做法。手一旦滑脫，後果可能相當嚴重。傳統的鳄魚夾引線也不适合這種情況。如果頂部栅極和開關節點的回流路徑設置合理，傳統上推薦使用定制尾纖探測技術，以獲得良好的示波器測量結果（圖3）。但對於浮空頂部栅極，這種探測方法依然存在問題。一種解決方案是使用諸如MMCX樣式的連接器，或使用可以适配MMCX探頭尖端的排針。底部栅極可将接地端作爲基準，而頂部栅極可将開關作爲基準，因此必須使用某種形式的隔離探頭。在頂部栅極的測量中，光學探頭（例如Tektronix TIVP或漂移更小的新型TICP）可以提供這種隔離，並(bìng)利用MMCX連接器。圖4顯示瞭(le)一個正在進行的典型LTC7891死區測量設置，MMCX連接器位於FET栅極引腳正下方，並(bìng)耦合到1 GHz光學探頭。

圖3.對(duì)底部栅極和開關應用适當(dāng)的探頭技術，有效降低振鈴僞影

圖4.Tektronix TIVP100光學探頭通過(guò)MMCX連接器連接到頂(dǐng)部栅極

連接器本身是就是一種權衡的體現。表面貼裝MMCX連接器會占用電路闆空間，這對於(yú)那些要求緊湊布局和高功率密度的設計而言，無疑是一個問題。如果連接器被（理想地）直接部署於(yú)FET的栅極和源極引腳之間，且不引入額外的栅極走線，這可能導緻布局比預期更分散。另一方面，若将連接器放置在布局的邊緣，則會引入額外的走線電感和電阻，進而降低測量準確度。另一種方案是使用通孔接頭，這些接頭僅用於(yú)測量，在最終裝配時可移除。但是，這種方案需要借助适配器，不僅會略微增加寄生效應，還要在焊盤堆疊結構的所有層上都預留環形開口。通過合理權衡各項因素並(bìng)優化電路布局，可有效抑制探頭寄生參數引起的過沖與振鈴（圖5）。紅框中的原始布局将MMCX連接器牢固連接到開關節點，栅極節點通過通孔和内部走線連接到GaN FET的栅極焊盤。紅色波形顯示振鈴幅度超過+6.4 V/–9.1 V。仍使用相同的2.2 Ω上拉/1.0 Ω下拉栅極電阻，但修改藍框中的布局，将MMCX本體與開關節點分開，代之以開爾文連接，由此測得的藍色波形顯示，頂部栅極關斷時的振鈴幅度降低至+2.4 V/–1.8 V。值得注意的是，即使隻是對電路布局進行些許調整，也可能顯著影響過沖的測量結果，而這一參數對於(yú)抑制過沖並(bìng)避免GaN FET被過度驅動至關重要。

圖5.頂部栅極關斷波形，顯示瞭(le)探頭連接中寄生參數的影響。紅色：非開爾文連接；藍色：基於(yú)開爾文連接的MMCX連接器。20 ns/div、2 V/div使用Tektronix TIVH 1 GHz光學探頭。

一旦測量技術得到驗證，驗證死區時間的過程便可開始。無論採用哪種探頭測量頂部波形，第一步始終是利用一個公共信号源，對探頭進行相對於(yú)底部信号的去偏斜處理。死區時間是相對的，隻要公共信号無任何水平偏移，那麽一個通道相對於(yú)另一個通道的偏斜就無關緊要。這也有助於(yú)確(què)保增益誤差和失調（光學探頭的常見問題）得到糾正，或者至少知道存在誤差和失調，以便在測量後進行調整。在採集用於(yú)決策的數據之前，務必讓光學探頭達到熱穩定狀态。此外，通常建議記錄所有增益和失調設置。

完成設置後，應在應力最低的電壓和電流下（降壓控制器使用較低VIN，升壓控制器使用較高VIN）進行基線測量，然後再挑戰設計的功率極限。栅極過沖會随著(zhe)輸入電壓和輸出電流的變化而變化，如果設計的裕度有限，最好在達到極限應力之前發現並(bìng)糾正過沖問題。如果用於測試的示波器具有參考光标，建議将光标放置在GaN VG數據手冊規格的上限和下限處，以便直觀地查看可接受的範圍。使用開關節點波形來觸發並(bìng)疊加頂部和底部栅極波形，以獲得死區時間的最佳圖像。最好使用差分或光學探頭來測量頂部栅極波形。如果測量必須相對於接地端進行，通常建議使用示波器波形數學函數（如果可用），從頂部栅極節點輸入中減去開關節點，以獲得一個基於虛地的波形進行分析。

結語

本文概述瞭(le)關於布局、探測和數據採集的正確技術。掌握這些技術後，系統設計人員在採用LTC7890和LTC7891降壓控制器實現基於GaN的設計時，将能更有把握地確保設計的穩健性。完成原型搭建並(bìng)在測試台上準確測量波形後，設計人員就可以選擇配置，然後優化栅極驅動信号。這方面的内容将在“智能GaN降壓控制器設計——第2部分：配置和優化”中介紹。